|
¡¡¡¡¡¡¡¡¡¡¡¡¡¡¡¡¡¡¡¡¡¡FPGAÓ¦ÓÃÉè¼Æ¾ÍÒµ°àÕÐÉú¼òÕ |
ÈëѧҪÇó: |
Àí¹¤¿ÆÀàר¿Æ£¨°üÀ¨×¨¿Æ£©ÒÔÉÏѧÀú£¬ÓÐCÓïÑÔÓ²¼þµç·»ù´¡£¬Í¨¹ýÈëѧ²âÑé¡£ |
¾ÍÒµ³Ðŵ |
1. ÅàѵºÏ¸ñѧԱ¿ÉÌṩ¾ÍÒµ±£ÕÏ£»
2. ¶ÔѧԱ½øÐÐÖ°ÒµËØÑø½ÌÓý£»¸ù¾ÝѧԺʵ¼ÊÇé¿ö½¨Á¢Ñ§Ô±¾ÍÒµµµ°¸£¬È·±£×¼È·µÄΪѧԱÌṩ¾ÍÒµ·þÎñ£¬±£Ö¤¾ÍÒµÖÊÁ¿¡£ |
½ÌѧÖÊÁ¿±£ÕÏ |
¡ô ÎÒÃDzÉÓÃ3.0µÄ½Ìѧ·½Ê½£¬½Ìѧ¹ý³ÌÖÐÌØ±ð×¢ÖØÊµÑé½Ìѧ£¬ÈÃѧԱÔÚʵ¼ùÖÐѸËÙÌá¸ß£»
¡ô Ìá¹©Ñ§Ô±Ö°ÒµËØÑø½ÌÓý£»
¡ô ÅàѵºÏ¸ñѧԱ¿ÉÌṩ¾ÍÒµ±£ÕÏ;
¡ô Åàѵ¹ý³ÌÖУ¬ÈçÓв¿·ÖÄÚÈÝÀí½â²»Í¸»òÏû»¯²»ºÃ£¬¿ÉÃâ·ÑÔÚÒÔºóÅàѵ°àÖÐÖØÌý£»
¡ô Åàѵ½áÊøºóÃâ·ÑÌṩ°ëÄêµÄ¼¼ÊõÖ§³Ö£¬³ä·Ö±£Ö¤Åàѵºó³öЧ¹û |
¿ª¿Îʱ¼ä |
¿Îʱ£ºÍѲúѧϰ1¸öÔ£¨ÖÜÁù¡¢ÖÜÈÕÐÝÏ¢£©£¬Ã¿Ìì4¸öѧʱ£»¿ª¿Îʱ¼ä£º2025Äê4ÔÂ21ÈÕ--¼´½«¿ª¿Î--......................
ÏêÇéÇëÁªÏµ¸ºÔðÀÏʦ£º021-51875830 ÕÔÀÏʦ ÊÖ»ú£º15921673576 |
ÉϿεص㣺 |
ÉϿεص㣺¡¾ÉϺ£¡¿£ºÍ¬¼Ã´óѧ(»¦Î÷)/гǽð¿¤ÉÌÎñÂ¥(11ºÅÏß°×ÒøÂ·Õ¾)
¡¾ÉîÛÚ·Ö²¿¡¿£ºµçÓ°´óÏÃ(µØÌúÒ»ºÅÏß´ó¾çÔºÕ¾)/ÉîÛÚ´óѧ³É½ÌÔº ¡¾±±¾©·Ö²¿¡¿£º±±¾©ÖÐɽѧԺ/¸£öδóÂ¥ ¡¾ÄϾ©·Ö²¿¡¿£º½ð¸Û´óÏÃ(ºÍÑà·)
¡¾Î人·Ö²¿¡¿£º¼ÑÔ´´óÏ㨸ßжþ·£© ¡¾³É¶¼·Ö²¿¡¿£ºÁì¹ÝÇø1ºÅ£¨ÖкʹóµÀ£© |
ѧ·ÑÓŻݴëÊ© |
Á½ÈËͬʱ±¨Ãû£¬ÏíÊÜ95ÕÛÓŻݣ»ÈýÈ˼°ÈýÈËÒÔÉÏͬʱ±¨Ãû£¬ÏíÊÜ9ÕÛÓŻݡ£ |
¸÷½×¶Î¿Î³Ì°²ÅÅ˵Ã÷ |
¡ñ ¿Î³ÌÄ¿±ê
ͨ¹ý±¾¿Î³ÌµÄϵͳѧϰ£¬¿ÉÒÔʹѧԱÓÉdzÈëÉîµÄÕÆÎÕFPGAÉè¼ÆµÄ·½·½ÃæÃ棬Äܹ»¶ÀÁ¢Ê¤ÈÎFPGAϵͳӲ¼þÉè¼Æ¡¢Âß¼Éè¼ÆºÍϵͳÉè¼ÆµÈ·½ÃæµÄ¹¤×÷¡£¿Î³ÌÄ¿±ê°üÀ¨£º
1. ¾«Í¨µç·Éè¼ÆEDAÈí¼þµÄ²Ù×÷ÓëʹÓã»
2. ÕÆÎÕFPGAºËÐĵç·ÒÔ¼°ÍâΧ½Ó¿Úµç·Éè¼Æ·½·¨£»
3. ÕÆÎÕFPGAÓ²¼þµç·µÄµ÷ÊÔ·½·¨ºÍ¼¼ÇÉ£»
4. ¾«Í¨Ó²¼þÃèÊöÓïÑÔVerilog HDLµÄÉè¼ÆºÍ·ÂÕæ£»
5. ¾«Í¨»ùÓÚFPGAµÄÊý¾Ý²É¼¯ÏµÍ³Éè¼Æ·½·¨£»
6. ¾«Í¨»ùÓÚFPGAµÄÐźŴ¦ÀíϵͳÉè¼Æ·½·¨£»
7. ÕÆÎÕ»ùÓÚFPGAµÄSoPCϵͳÉè¼Æ·½·¨£»
8. ÕÆÎÕFPGAÓëÆäËû´¦ÀíÆ÷£¬ÈçARM¡¢DSPµÈ»¥ÁªÏµÍ³µÄÉè¼Æ¿ª·¢£»
9. ÕÆÎÕFPGAʵ¼ÊÏîÄ¿°¸Àý¿ª·¢Á÷³Ì¡£
¡¡¡¡¡¡¡ô¡¡Ãâ·Ñ°ä·¢Ö¤Ê飺ǶÈëʽѧԺ¡¶FPGAϵͳÉè¼Æ¹¤³Ìʦ֤Êé¡·¡ô |
µÚÒ»½×¶Î£ºFPGAÓ²¼þÉè¼Æ¹¤³Ìʦ |
¡ô¿Î³ÌÄ¿±ê
- Ö°³¡¶¨Î»£ºHardware Development Engineer for FPGA
- ±¾ÆÚÄ¿±ê£ºFPGAϵͳÉè¼ÆÊÇÏÖÔÚ×îÈÈÃŵÄǶÈëʽϵͳÉè¼ÆÁìÓòÖ®Ò»¡£ºÍDSPºÍARMϵͳÉè¼ÆÏà±È£¬FPGAϵͳÉè¼Æ¸ü½Ó½üµ×²ãÓ²¼þµç·£¬Òò´ËÇåÎúµÄÓ²¼þϵͳ¸ÅÄîÔÚFPGAÉè¼ÆÖÐÆð×ÅÖÁ¹ØÖØÒªµÄ×÷Óá£Ò»¸ö¾«Í¨Ó²¼þµç·ÔÀíµÄ¹¤³Ìʦ£¬¿ÉÒÔ¸ü¿ìµÄ½øÈëFPGAϵͳµÄÂß¼Éè¼Æ¹¤×÷£¬¶øÇÒ¿ÉÒÔÉè¼Æ³ö¸üÊʺÏÓ²¼þʵÏÖµÄHDL´úÂë¡£±¾½×¶ÎѧϰĿ±êÊÇÕÆÎÕFPGAÓ²¼þµç·µÄ»ù±¾ÖªÊ¶¡¢Éè¼Æ·½·¨ºÍµ÷ÊÔ¼¼ÇÉ£¬²¢ÊìÁ·ÕÆÎÕFPGA¿ª·¢µÄÈí¼þ»·¾³£¬Îª½«À´µÄÂß¼Éè¼Æ¹¤×÷´òºÃ»ù´¡¡£
ÐòºÅ |
¿Î³ÌÃû³Æ |
¿Î³ÌÄÚÈÝ |
ÕÆÎÕÒªÇó |
1 |
FPGA¿ª·¢»·¾³
£¨QuartusII£© |
±¾¿Î³Ì´ÓÁãÆðµã£¬½²½âQuartusIIÈí¼þ¿ª·¢ÏµÍ³µÄ¹¦ÄܺͰ²×°·½·¨£¬Ïêϸ½éÉÜQuartusIIϵĻù±¾²Ù×÷¡¢¹ÜÀíÅäÖÃºÍ±à¼Æ÷¡£
ͨ¹ýʵÑ飬կÎÕQuartusIIÈí¼þ»·¾³ÖдúÂëÊäÈë¡¢±àÒë¡¢·ÂÕæ¡¢ÏÂÔØºÍµ÷ÊԵķ½·¨ºÍ¼¼ÇÉ¡£ |
¾«Í¨ |
2 |
Ó²¼þÃèÊöÓïÑÔÈëÃÅ
£¨Verilog HDL£© |
Ó²¼þÃèÊöÓïÑÔ£¨HDL£©ÊÇFPGAÉè¼ÆÖÐ×îÖØÒªµÄ»ù´¡¡£±¾¿Î³Ì½«´ÓÁ㿪ʼ£¬Í¨¹ý´óÁ¿±à³ÌʵÀýÖØµã½²½âVerilog HDLÓïÑԵĻù±¾Óï·¨£¬³£ÓÃÓï¾äºÍµäÐͽṹµÈ֪ʶ¡£ |
¾«Í¨ |
3 |
FPGAÓ²¼þµç·Éè¼Æ»ù´¡ |
±¾¿Î³ÌÖ÷ÒªÈÃѧԱÁ˽âFPGAϵͳµÄÓ²¼þµç·Éè¼Æ£¬Í¨¹ý¶ÔµäÐÍϵͳµÄ²ð½â·ÖÎö£¬ÕÆÎÕFPGAÓ²¼þ×îСϵͳÉè¼ÆµÄ¹Ø¼ü֪ʶµã¡£ÕÆÎÕµç·Éè¼Æ³£ÓÃÈí¼þOrCADºÍProtelµÄʹÓ÷½·¨¡£ |
ÕÆÎÕ |
|
µÚ¶þ½×¶Î£ºFPGA/ICÂß¼Éè¼Æ¹¤³Ìʦ |
¡ñ ¿Î³ÌÄ¿±ê
- Ö°³¡¶¨Î»£ºLogic Design Engineer for FPGA/IC
- ±¾ÆÚÄ¿±ê£º²Î¼Ó±¾ÆÚÅàѵµÄѧԱӦ¸ÃÕÆÎÕVerilog HDLÓ²¼þÓïÑÔ±à³Ì¼¼ÇÉ£¬¾ß±¸FPGAϵͳÉè¼ÆµÄÓ²¼þ»ù´¡ÖªÊ¶¡£Âß¼Éè¼ÆÊÇFPGAÉè¼ÆºÍICÉè¼ÆÖÐ×îÖØÒªµÄÒ»²¿·Ö£¬Ò²ÊǾÍÒµÃæºÜ¹ãµÄÒ»²¿·Ö¡£±¾ÆÚѧϰµÄÖ÷ҪĿ±êÊǾ«Í¨FPGAºÍICµÄÂß¼Éè¼Æ£¬¾«Í¨FPGA¿ª·¢Á÷³Ì£¬Ç¿»¯Ñ§Ô±¶ÔÓ²¼þÃèÊöÓïÑÔ£¨Verilog
HDL£©µÄÀí½âºÍ±àÂëµ÷ÊÔµÄÄÜÁ¦£¬Í¬Ê±ÕÆÎÕ¸´ÔÓFPGAϵͳµÄ½á¹¹Éè¼Æ·½·¨¡£
ÐòºÅ |
¿Î³ÌÃû³Æ |
¿Î³ÌÄÚÈÝ |
ÕÆÎÕÒªÇó |
4 |
Verilog
HDLÓïÑԸ߼¶±à³Ì¼¼Êõ |
HDLÓïÑÔ±à³ÌFPGAϵͳ¿ª·¢ÖÐ×îÖØÒªµÄÒ»²¿·Ö£¬Ò²ÊǾÍÒµÃæ×î¹ãµÄ·½Ïò¡£±¾¿Î³ÌµÄÖ÷ҪĿ±êÊǾ«Í¨FPGA/ICµÄÂß¼³ÌÐòÉè¼Æ£¬¾«Í¨Verilog
HDL¿ª·¢»·¾³£¬Ç¿»¯Ñ§Ô±¶ÔVerilog HDLµÄÀí½âºÍ±àÂëµ÷ÊÔµÄÄÜÁ¦£¬°üÀ¨ÏµÍ³·ÂÕæÑéÖ¤¡¢²âÊǪ̂³ÌÐòÉè¼Æ¡¢ÈÎÎñ¡¢º¯Êý¡¢ÓÐÏÞ״̬»úÒÔ¼°²¢ÐÐÁ÷Ë®½á¹¹µÄÉè¼Æ¡£ |
¾«Í¨ |
5 |
»ùÓÚFPGAµÄÊý¾Ý²É¼¯ÏµÍ³Éè¼Æ |
Êý¾Ý²É¼¯ÁìÓòÊÇFPGA×îÖ÷ÒªµÄÓ¦ÓÃÁìÓò£¬
±¾¿Î³Ì½«½Ì»áѧԱÈçºÎ´ÓÁ㿪ʼÉè¼ÆÒ»¸ö»ùÓÚFPGAµÄÊý¾Ý²É¼¯ÏµÍ³£¬ÄÚÈݰüÀ¨ADоƬµÄÑ¡Ôñ¡¢FPGAоƬѡÐÍ¡¢Ó²¼þµç·Éè¡¢FPGA²É¼¯³ÌÐòÉè¼ÆºÍµ÷ÊԵȡ£ |
ÕÆÎÕ |
6 |
»ùÓÚFPGAµÄÊý×ÖÐźŴ¦Àí£¨DSP£©ÏµÍ³Éè¼Æ |
Êý×ÖÐźŴ¦Àí£¨DSP£©ÊÇFPGAµÄÒ»¸öÐÂÐ˵ÄÓ¦ÓÃÁìÓò£¬FPGA¿ÉÒÔÌæ»»´«Í³µÄDSPоƬ»òÕ߸ßÐÔÄܵÄCPUÀ´Íê³ÉÊý×ÖÐźŵĴ¦ÀíËã·¨¡£±¾¿Î³Ì½«½Ì»áѧԱÔÚFPGAоƬÉÏ´ÓÁ㿪ʼ¹¹½¨Ò»¸ö¸ßÐÔÄܵÄÊý×ÖÐźŴ¦Àíϵͳ¡£ÄÚÈݰüÀ¨Ëã·¨µÄÓÅ»¯²ßÂԺͷ½·¨¡¢Ó²¼þ³Ë·¨Æ÷IPµÄʹÓᢲ¢ÐÐÁ÷Ë®½á¹¹Éè¼Æ¡¢¸´ÔÓϵͳµÄ·ÂÕæÑéÖ¤·½·¨¡¢ÔÚÏßµ÷ÊÔµÈÕû¸öÁ÷³Ì¡£ |
Á˽â |
7 |
»ùÓÚFPGAµÄSoPCϵͳÉè¼Æ |
½éÉÜ»ùÓÚFPGAµÄSoPCϵͳÏà¹Ø¸ÅÄî¼°¿ª·¢Á÷³Ì£¬ÕÆÎÕNIOSIIÈíºË´¦ÀíÆ÷µÄ¹¹½¨ºÍ²Ã¼õ·½·¨ÒÔ¼°NIOSIIÏÂÈí¼þÉè¼ÆÁ÷³Ì¡£Á˽âNIOSIIÍâÉèÇý¶¯Éæ¼°µ½µÄ¹Ø¼ü¼¼Êõµã£¬²¢ÖصãѧϰÓû§×Ô¶¨ÒåÖ¸ÁîÉè¼ÆºÍ×Ô¶¨ÒåÍâÉèµÄÇý¶¯¿ª·¢¡£ |
ÕÆÎÕ |
|
µÚÈý½×¶Î£ºFPGAϵͳÉè¼Æ¹¤³Ìʦ |
¡¡¡ñ ¿Î³ÌÄ¿±ê
- Ö°³¡¶¨Î»£ºFPGA System Design Engineer
- ±¾ÆÚÄ¿±ê£º²Î¼Ó±¾ÆÚÅàѵµÄѧԱӦ¸ÃÕÆÎÕFPGAÓ¦Óÿª·¢ºÍϵͳ¿ª·¢ÄÜÁ¦¡£±¾ÆÚѧϰµÄÖ÷ҪĿ±êÊÇÕÆÎÕ»ùÓÚFPGAµÄ²úÆ·¿ª·¢´ÓÐèÇó·ÖÎöµ½ÏêϸÉè¼ÆÕû¸ö¹ý³ÌµÄ¿ª·¢ÄÚÈÝ£¬ÉîÈëÕÆÎÕVerilog
HDL³ÌÐò¿ª·¢¼¼ÇÉ£¬Äܹ»ÊìÁ·µÄ¸ù¾ÝʱÐòÉè¼Æ³öµç·¡£ÁíÍ⣬±¾ÆÚ¿Î³Ì»¹»áÈÃѧԱÁ˽âÁíÍâÁ½¸ö±È½ÏÖØÒªµÄǶÈëʽϵͳӲ¼þƽ̨£ºDSPºÍARM£¬Ê¹Ñ§Ô±ÔÚÕÆÎÕFPGAµÄͬʱ£¬Ò²Á˽âÆäËûǶÈëʽϵͳӲ¼þƽ̨µÄ¿ª·¢·½·¨£¬ÍØÕ¹Ñ§Ô±µÄÖªÊ¶Ãæ£¬·á¸»Ñ§Ô±µÄ֪ʶ½á¹¹¡£×îºó£¬±¾ÆÚ½«»¨Ò»ÖÜʱ¼ä£¬ÖصãÈÃѧԱ´ÓÁ㿪ʼÍêÕûÍê³ÉÒ»¸öÕæÊµÏîÄ¿µÄÉè¼Æ£¬Ê¹Ñ§Ô±ÔÚ¹®¹ÌËùѧÄÚÈݵÄͬʱ£¬Ñ¸ËÙ»ýÀÛÏîÄ¿Éè¼Æ¾Ñ飬տÕý³ÉΪ·ûºÏÆóÒµÐèÇóµÄFPGA¿ª·¢È˲š£ÁíÍ⣬ͨ¹ýʵ¼ÊÏîÄ¿°¸Àý£¬¿ÉÒÔ¶ÔѧԱ֪ʶ±¡Èõ»·½Ú½øÐÐÖØµã¼ÓÇ¿¡£Ä¿Ç°Ñ§Ô±ÔÚǶÈëʽѧԺ¿ÉÍê³ÉµÄÕæÊµÏîÄ¿°üÀ¨£º¸ßËÙPCIÊý¾Ý²É¼¯¿¨¡¢ÊÓÆµÐźŲ¶×½²âÊÔ¿¨¡¢ÊÓÆµÍ¼Ïñ´¦ÀíоƬÔÐÍ£¬Ñ§Ô±¿ÉÔÚǶÈëʽѧԺѧϰÆÚ¼ä¶ÀÁ¢Íê³ÉÆäÖÐÒ»¸öÏîÄ¿£¬ÆäËûÏîÄ¿¿ÉÔÚ½áÒµºóÍê³É£¬Ñ§ÔºÌṩÏà¹ØÔ´ÂëºÍÎĵµ¡£
-
ÐòºÅ |
¿Î³ÌÃû³Æ |
¿Î³ÌÄÚÈÝ |
ÕÆÎÕÒªÇó |
8 |
FPGAÓëÆäËû´¦ÀíÆ÷ÐͬϵͳµÄÉè¼Æ |
DSPºÍARMÊÇĿǰÁíÍâÁ½¸ö×îÖ÷Á÷µÄǶÈëʽӲ¼þƽ̨£¬Ç¶ÈëʽѧԺÀûÓÃ×ÔÉíÔÚÕâÁ½ÖÖÓ²¼þϵͳ·½ÃæµÄ½ÌѧÓÅÊÆ£¬Ê¹Ñ§Ô±Á˽âÕâÁ½ÖÖÓ²¼þϵͳӦÓÿª·¢ºÍϵͳ¿ª·¢µÄÌØµã£¬²¢¶Ô±ÈFPGA²Ù×÷ϵͳ£¬ÈÃѧԱÁ˽âĿǰÖ÷Á÷ǶÈëʽӲ¼þƽ̨µÄÒìͬµã£¬Ôö½ø¶ÔǶÈëʽӲ¼þϵͳ¿ª·¢µÄÀí½â£¬ÍØÕ¹Ñ§Ô±ÖªÊ¶Ã棬Ôö¼Ó¾ÍÒµÇþµÀ¡£ |
Á˽â |
9 |
FPGAÏîĿʵ¼ù |
±¾¿Î³Ì½«Í¨¹ýÒ»¸öÕæÊµÍêÕûµÄÏîÄ¿°¸Àý£¬ÈÃѧԱÁ˽âÕæÊµÏîÄ¿µÄ¿ª·¢Á÷³Ì£¬ÈÃѧԱ֪µÀÈçºÎ½«Ëùѧ֪ʶӦÓõ½ÏîÄ¿¿ª·¢ÖС£±¾¿Î³Ì½«Ä£ÄâÕæÊµÏîÄ¿µÄ¹ÜÀí¹ý³Ì£¬ÅàÑøÑ§Ô±ÏîÄ¿ÍŶÓÐͬ¿ª·¢ÄÜÁ¦£¬ÏîÄ¿Îĵµ±àдÄÜÁ¦ºÍÐÂ֪ʶµÄѧϰÄÜÁ¦£¬ÎªÏÂÒ»²½¾ÍÒµ×öºÃ֪ʶÉϺÍÐÄÀíÉϵijä·Ö×¼±¸¡£Ä¿Ç°Ñ§Ô±ÔÚǶÈëʽѧԺ¿ÉÍê³ÉµÄÕæÊµÏîÄ¿°üÀ¨£º¸ßËÙPCIÊý¾Ý²É¼¯¿¨¡¢ÊÓÆµÐźŲ¶×½²âÊÔ¿¨¡¢ÊÓÆµÍ¼Ïñ´¦ÀíоƬѡÐÍ
£¬Ñ§Ô±¿ÉÔÚǶÈëʽѧԺѧϰÆÚ¼ä¶ÀÁ¢Íê³ÉÆäÖÐÒ»¸öÏîÄ¿£¬ÆäËûÏîÄ¿¿ÉÔÚ½áÒµºóÍê³É¡£ |
ÕÆÎÕ |
|